El umbral de lo atómico – límites físicos y paradigmas emergentes en la carrera hacia el transistor de 1 nanómetro
1. 📌 El ocaso de la Ley de Moore: más allá de la ingeniería clásica Durante más de medio siglo, la miniaturización de los transistores ha sido guiada por la Ley de Moore. No obstante, el tránsito hacia escalas de 3, 2 e incluso 1 nanómetro plantea problemas que desbordan lo ingenieril y penetran el dominio de la física cuántica, la ciencia de materiales y la arquitectura computacional. Un transistor de 1 nm representa apenas el ancho de cinco átomos de silicio. A esta escala, fenómenos como el efecto túnel y la pérdida de control electrostático provocan fugas de corriente, inestabilidad estructural y comprometen la eficiencia energética. 2. 🧪 El ecosistema industrial: TSMC, Samsung, Intel y la carrera por el nanómetro - TSMC promete producción en masa de chips de 2 nm para 2026, implementando arquitecturas GAA (Gate-All-Around) con nanoláminas. Su migración a 1 nm depende de una evolución radical en litografía ultravioleta extrema (EUV) con apertura numérica alta (High-NA), cuyos costos superan los 400 millones USD por unidad. - Samsung, pionera en producir chips de 3 nm con GAA, enfrenta retos de rendimiento. Su adopción temprana de esta arquitectura marca una estrategia de disrupción sobre eficiencia. - Intel, con su hoja de ruta 20A y 18A (ángstroms), introduce innovaciones como RibbonFET y PowerVia, que trasladan las líneas de alimentación eléctrica a la parte trasera del chip. Estas propuestas intentan preservar la escalabilidad más allá de 3 nm. 3. 🧱 Más allá del silicio: materiales y arquitecturas emergentes El silicio, columna vertebral de la computación moderna, comienza a fallar como sustrato a medida que nos acercamos al nanómetro. Entre las soluciones exploradas: - Disulfuro de molibdeno (MoS₂): material bidimensional con brecha de banda directa, más estable a escala atómica. - Computación cuántica: IBM, Google, Rigetti e IonQ desarrollan chips experimentales (como Condor, con 1121 cúbits), orientados a simulación y criptografía. - Arquitecturas neuromórficas y IA generativa aplicada al diseño de chips, como parte de la automatización del layout electrónico.